硬件启动原理

在常态下POWER中的PS-ON是高电平,只有当PS-ON处于低电平时,POWER开始工作.如上图,在常态时,SOUTHBRIDGE的SUSC#应为高电平,因为此信号是低电平有效,此时三极管的极基为低电平,三极管截止,5V-SB直接加到PS-ON,使电源保持常态.POWER无法送出PG信号给SOUTHBRIDGE,系统无法工作.当POWERBUTTONBOARD触发有效时﹐SUSC#为低电平,此时三极管的基极为高电平导通,5V-SB直接接地,从而PS-ON被拉低,POWER工作,同时向SOUTHBRIDGE,NOTTHBRIDGE及CPU发送PG信号,当SOUTH接到PG,CLOCKGENERATION送来的CLOCK开始工作,并输出RESET#到ISA,PCI,AGP总线,NORTH?BRIDGE收到PG,PCIRESET#及CLOCK后输出CORREST#给CPU,CPU接到CORREST＃信号﹐开始动作并送出FFFFFFF0地址经南﹐北桥指向BIOS.硬件启动部分到此结束,系统启动权交由BIOS.进入软启动状态

软启动过程

软件启动过程主要是BIOS(BaseInputOutputSystem)的POST(PowerOnSelfTest-上电自检).CPU工作后,系统的高端内存的分布如下

…………………..

A0000…BFFFF:为VIDEO?MEMORY

C0000…C7FFF:为VGABIOS

C8000…CFFFF:为I/OROM

D0000…DFFFF为OptionalROM&BufferArea

E0000…FFFFF:为系统BIOS

CPU复位时,将CS=FFFF,IP=0000,准备从FFFF0处进行POST自检程序,称为FETCHCODE.CPU在每一个FETCHCODE周期会连续发出32个20位地址(分8次从PCI总在线取得数据,运行1次所取得的数据以PCI上的TRDY和IRDR信号为标志,而期间SOUTHBRIDGE负责将每个地址传送到ISA总线并从BIOS中获取数据,由于BIOS上的仅有8位数据,而PCIBUS为32为总线,故SOUTHBRIDGE每读BIOS数据4次(以I/OTRDY#为标志)才发出TRDY和IRDY信号向CPU传送,传送8次后,CPU从FFFF0开始执行数据中的代码,其后,进行下一次的FETCHCODE.CUP正是以这样的方式完成BIOS的整个POST过程.